北京DDR一致性测试方案商

相关器件的应用手册，ApplicationNote:在这个文档中，厂家一般会提出一些设计建议，甚至参考设计，有时该文档也会作为器件手册的一部分出现在器件手册文档中。但是在资料的搜集和准备中，要注意这些信息是否齐备。

参考设计，ReferenceDesiqn:对于比较复杂的器件，厂商一般会提供一些参考设计，以帮助使用者尽快实现解决方案。有些厂商甚至会直接提供原理图，用户可以根据自己的需求进行更改。

IBIS 文件:这个对高速设计而言是必需的，获得的方法前面已经讲过。 DDR4存储器设计的信号完整性。北京DDR一致性测试方案商

由于读/写时序不一样造成的另一个问题是眼图的测量。在DDR3及之前的规范中没 有要求进行眼图测试，但是很多时候眼图测试是一种快速、直观衡量信号质量的方法，所以 许多用户希望通过眼图来评估信号质量。而对于DDR4的信号来说，由于时间和幅度的余量更小，必须考虑随机抖动和随机噪声带来的误码率的影响，而不是做简单的建立/保  持时间的测量。因此在DDR4的测试要求中，就需要像很多高速串行总线一样对信号叠加  生成眼图，并根据误码率要求进行随机成分的外推，然后与要求的小信号张开窗口(类似  模板)进行比较。图5 . 8是DDR4规范中建议的眼图张开窗口的测量方法(参考资料： JEDEC     STANDARD    DDR4     SDRAM,JESD79-4)。北京DDR一致性测试方案商4代DDR之间有什么区别？

工业规范标准，Specification:如果所设计的功能模块要实现某种工业标准接口或者协议，那一定要找到相关的工业规范标准，读懂规范之后，才能开始设计。

因此，为实现本设计实例中的DDR模块，需要技术资料和文档。

由于我们要设计DDR存诸模块，那么在所有的资料当中，应该较早了解DDR规范。通过对DDR规范文件JEDEC79R]的阅读，我们了解到，设计一个DDR接口，需要满足规范中规定的DC，AC特性及信号时序特征。下面我们从设计规范要求和器件本身特性两个方面来解读，如何在设计中满足设计要求。

10Gbase-T总线测量为例做简单介绍。

10Gbase-T总线的测量需要按照图7-128来连接各种仪器和测试夹具。

10Gbase-T的输岀跌落/定时抖动/时钟频率要求用实时示波器测试；线性度/功率谱密度 PSD/功率电平要求用频谱分析仪测试；回波损耗要求用网络分析仪测试。

需要自动化测试软件进行各种参数测试，一般这个软件直接装在示波器内置的计算机里。 没有自动测试软件，测试是异常困难和耗时的工作。

测试夹具是测试系统的重要组成部分，测试仪器公司或一些专业的公司会提供工业标准 总线所用的测试夹具。当然也可以自己设计，自己设计时主要关注阻抗匹配、损耗、串扰等 电气参数，以及机械连接方面的连接可靠性和可重复性等可操作性功能。 DDR眼图读写分离的传统方法。

如果PCB的密度较高，有可能期望测量的引脚附近根本找不到合适的过孔(比如采用双面BGA贴装或采用盲埋孔的PCB设计时),这时就需要有合适的手段把关心的BGA引脚上的信号尽可能无失真地引出来。为了解决这种探测的难题，可以使用一种专门的BGAInterposer(BGA芯片转接板，有时也称为BGA探头)。这是一个专门设计的适配器，使用时要把适配器焊接在DDR的内存颗粒和PCB板中间，并通过转接板周边的焊盘把被测信号引出。BGA转接板内部有专门的埋阻电路设计，以尽可能减小信号分叉对信号的影响。一个DDR的BGA探头的典型使用场景。DDR3信号质量测试,信号一致性测试。北京DDR一致性测试方案商

DDR4 电气一致性测试应用软件。北京DDR一致性测试方案商

DDR数据总线的一致性测试

DQS (源同步时钟)和DQ (数据)的波形参数测试与命令地址总线测试类似，比较简 单，在此不做详细介绍。对于DDR1, DQS是单端信号，可以用单端探头测试；DDR2&3 DQS 则是差分信号，建议用差分探头测试，减小探测难度。DQS和DQ波形包括三态(T特征，以及读数据(Read Burst)、写数据(Write Burst)的DQS和DQ的相对时序特征。在 我们测试时，只是捕获了这样的波形，然后测试出读、写操作时的建立时间和保持时间参数 是不够的，因为数据码型是变化的，猝发长度也是变化的，只测试几个时序参数很难覆盖各 种情况，更难测出差情况。很多工程师花了一周时间去测试DDR,却仍然测不出问题的关 键点就在于此。因此我们应该用眼图的方式去测试DDR的读、写时序，确保反映整体时序情 况并捕获差情况下的波形，比较好能够套用串行数据的分析方法，调用模板帮助判断。 北京DDR一致性测试方案商